這里,我們不考慮用于降低“外部噪聲”(與信號一起到達系統)的技術(shù),因為其存在一般不受設計工程師直接控制。相比之下,防止“內部噪聲”(電路或系統內部產(chǎn)生或耦合的噪聲)擾亂信號則是設計工程師的直接責任。今天我們就說(shuō)說(shuō)“接地”,而且是針對高頻工作的“接地"
“接地”(Grounding)一般指將電路、設備或系統連接到一個(gè)作為參考電位點(diǎn)或參考電位面的良好導體上,為電路或系統與“地”之間建立一個(gè)低阻抗的通道。地線(xiàn)是作為電路或系統電位基準點(diǎn)的等電位體,是系統中各個(gè)電路的公共導體,任何電路的電流都會(huì )經(jīng)過(guò)地線(xiàn)形成回路。然而,任何導體都存在著(zhù)一定的阻抗,當地線(xiàn)中有電流通過(guò)時(shí),根據歐姆定律,地線(xiàn)上就會(huì )有電壓存在,那么地線(xiàn)就不是一個(gè)等電位體。所以在實(shí)際設計電路或系統時(shí),關(guān)于地線(xiàn)上各點(diǎn)的電位一定相等的假設就不是成立的,實(shí)際的情況是地線(xiàn)上各點(diǎn)存在電位差,有的電位差還可能很大。地線(xiàn)的公共阻抗會(huì )使各接地點(diǎn)間形成一定的電壓,從而就會(huì )產(chǎn)生接地干擾。
如上面所說(shuō),地線(xiàn)作為導體,存在一定的阻抗,顧名思義,阻抗也就是由電阻和感抗兩部分組成,即:
導體的阻抗是頻率的函數,隨著(zhù)頻率的升高,阻抗增加很快。對于高速數字電路而言,電路的時(shí)鐘頻率是很高的,脈沖信號包涵豐富的高頻成分,因此會(huì )在地線(xiàn)上產(chǎn)生較大的電壓,則地線(xiàn)阻抗對數字電路的干擾十分可觀(guān)。
在電子產(chǎn)品的PCB設計中,抑制或防止地線(xiàn)干擾是需要考慮的最主要問(wèn)題之一。所謂干擾,必然是發(fā)生在不同的單元電路、部件或系統之間,而地線(xiàn)干擾是指通過(guò)公用地線(xiàn)的方式產(chǎn)生的信號干擾。注意這里所提到的信號,通常是指交流信號或者跳變信號。地線(xiàn)干擾的形式很多,有人把它歸結成兩類(lèi):地線(xiàn)環(huán)路干擾、公共阻抗干擾,其實(shí)應該還要加上地線(xiàn)環(huán)路的電磁耦合干擾,因此是三類(lèi)。下圖可以很好的說(shuō)明三類(lèi)地線(xiàn)干擾的成因。
一、地環(huán)路干擾。
橫向,每根導線(xiàn)上的電流不同,因此會(huì )產(chǎn)生差模電壓,對電路造成影響。具體的說(shuō)就是“其他電路單元B”的地線(xiàn)電流,在J、N、L、M形成的“地線(xiàn)環(huán)路”中,對放大器A1和A2造成了影響。由于這種干擾是由電纜與地線(xiàn)構成的環(huán)路電流產(chǎn)生的,因此成為地環(huán)路干擾。
二、地環(huán)路電磁耦合干擾。
在實(shí)際電路的PCB上,J、N、L、M形成的“地線(xiàn)環(huán)路”將包圍一定的面積,根據電磁感應定律,如果這個(gè)環(huán)路所包圍的面積中有變化的磁場(chǎng)存在,就會(huì )在環(huán)路中產(chǎn)生感生電流,形成干擾??臻g磁場(chǎng)的變化無(wú)處不在,于是包圍的面積越大干擾就越嚴重。
三、公共阻抗干擾。
認真考察上圖所示的電路結構,我們將發(fā)現,J、N、L、M中,有一條連接是多余的,隨便去除其一,仍然可以滿(mǎn)足各個(gè)接地點(diǎn)的連通關(guān)系,同時(shí)又可以消除地線(xiàn)環(huán)路。那么,將哪一條連線(xiàn)去除比較合理呢?這時(shí)就要考慮另一類(lèi)的干擾問(wèn)題——公共阻抗干擾。
①去除J:這是最差的方案。J去除后地線(xiàn)環(huán)路似乎消失了,可是另一個(gè)更可怕的環(huán)路又形成了(I、N、L、M),其中I是信號線(xiàn),因此干擾比原來(lái)有線(xiàn)J時(shí)還要嚴重。
②去除M:環(huán)路消失,但是我們發(fā)現,此時(shí)放大器A2的地線(xiàn)電流需要流過(guò)J、N到達接地零點(diǎn),注意N段是A1和A2共同的接地線(xiàn),因此A2接地電流在N上形成的電壓降就加到了A1上,形成干擾。這種因共用一段地線(xiàn)而形成的干擾稱(chēng)為“公共阻抗干擾”。
③去除L:不僅不能解決A2與A1之間的公共阻抗干擾問(wèn)題,還引起了“B單元電路”與A1、A2之間的公共阻抗干擾問(wèn)題。
④去除N:看來(lái)這是最后的方法。其實(shí)這樣做將使M成為A1、A2的“公用阻抗”,同樣形成干擾。還是存在問(wèn)題!但是,我們注意到,此法中的干擾是A1對A2的干擾,A2是后級,工作信號強度遠大于A(yíng)1,因此A1對A2的干擾,很難造成不良后果。
最合理的走線(xiàn)方案是:去除N,然后將M的下端直接連到“接地信號零點(diǎn)”上。
以上是關(guān)于接地干擾產(chǎn)生的原因,下面再介紹的幾種常見(jiàn)的接地方式,結合前面對接地干擾產(chǎn)生原因的了解,有助于我們在實(shí)際設計PCB板電路時(shí),正確的選擇干擾最小的接地方式,設計出合理的電路或系統。
信號接地方式可以大體上分為:?jiǎn)吸c(diǎn)接地、多點(diǎn)接地、混合接地和懸浮接地。單點(diǎn)接地。單點(diǎn)接地就是把真個(gè)電路系統中的某一點(diǎn)作為接地的基準點(diǎn),所有電路及設備的地線(xiàn)都必須接到這一點(diǎn)上,并以該點(diǎn)作為電路、設備的零電位參考點(diǎn)。單點(diǎn)接地又分為串聯(lián)單點(diǎn)接地和并聯(lián)單點(diǎn)接地。如下圖所示:
圖2.串聯(lián)單點(diǎn)接地
并聯(lián)單點(diǎn)接地方式中,每個(gè)電路單元獨用地線(xiàn)連接到同意地點(diǎn),其優(yōu)點(diǎn)是各電路的地點(diǎn)為只與本電路的地電流及地線(xiàn)阻抗有關(guān),不受其他電路的影響。低頻時(shí)可有效的避免各電路單元之間的低阻抗干擾,但是也存在很多缺點(diǎn)。主要表現在:首先,各個(gè)電路分別采用獨立地線(xiàn)接地,需要多跟地線(xiàn),勢必增加地線(xiàn)長(cháng)度,從而增加地阻抗,結構復雜使用麻煩;其次,這種接地方式會(huì )造成各地線(xiàn)互相間的耦合,并且隨著(zhù)頻率增加,地線(xiàn)阻抗、地線(xiàn)電感、電線(xiàn)電容都會(huì )增大,這種接地方式不適用高頻電路。
多點(diǎn)接地。多點(diǎn)接地是指某一個(gè)系統中各個(gè)需要接地的電路、設備都直接接到距離它最近的接地平面上,一邊接地長(cháng)度最短,接地阻抗減到最小。
當電子系統的工作頻率高于1MHz時(shí),以致工作波長(cháng)與系統接地引線(xiàn)的長(cháng)度可比擬時(shí),地線(xiàn)就象一根終端短路的傳輸線(xiàn),地線(xiàn)的電流、電壓呈駐波分布,地線(xiàn)變成了輻射天線(xiàn),而不能起到地線(xiàn)的作用。為了減少接地阻抗,避免輻射,地線(xiàn)的長(cháng)度應小于1/20波長(cháng),因而單點(diǎn)接地方法是不合理的,通常采用多點(diǎn)接地技術(shù)。多點(diǎn)接地電路結構簡(jiǎn)單,接地線(xiàn)上可能出現的高頻駐波現象顯著(zhù)減少,但多點(diǎn)接地可能會(huì )導致設備內部形成許多接地環(huán)路,容易對設備內部的敏感店里產(chǎn)生地環(huán)路干擾。
一般來(lái)說(shuō),頻率在1MHz以下時(shí)可采用單點(diǎn)接地方式,頻率高于10MHz時(shí)可采用多點(diǎn)接地方式,而頻率在1——10MHz時(shí),通常采用混合接地方式。
混合接地。混和接地是單點(diǎn)接地和多點(diǎn)接地的復合。在PCB 中存在高低頻混合頻率時(shí),常使用這種接地方式。
圖5和圖6提供了兩種混和接地方法。對于電容耦合型電路,在低頻時(shí)呈現單點(diǎn)接地結構,而在高頻時(shí)呈現多點(diǎn)接地狀態(tài)。這是因為電容將高頻電流分流到了地。這種方法成功的關(guān)鍵在于清楚使用的頻率和接地電流預期流向。在接地拓撲結構中使用電容和電感,使我們能用一種優(yōu)化設計的方式控制射頻電流。通過(guò)確定射頻電流要通過(guò)的路徑,可以控制PCB
的布線(xiàn)。對射頻電流回路缺乏認識可能導致輻射或敏感度方面的問(wèn)題。
懸浮接地。懸浮地是指設備的地線(xiàn)系統與殼體構件的接大地系統在電氣上相互絕緣,以防止殼體構件中的電磁干擾傳導到設備中去。但是,由于設備不與公共地相連,故懸浮接地容易在兩者之間造成靜電積累,當電荷積累到一定程度后,在設備與公共地之間的電位差可能引起劇烈的靜電放電,產(chǎn)生干擾放電電流。懸浮接地不適用于通信系統中。
了解了以上的內容,那么在實(shí)際的BCB板的印刷中,要以上面的理論依據為基礎對地線(xiàn)進(jìn)行合理布局。在對地線(xiàn)布局時(shí),通常要注意以下幾點(diǎn):一、數字地與模擬地要分開(kāi);二、數字電路地線(xiàn)不要構成閉合環(huán)路;三、多層PCB中,盡量將地線(xiàn)層和電源層放置在相鄰的層中;四、地線(xiàn)、電源線(xiàn)和信號線(xiàn)寬度設計要合理。以上這些注意點(diǎn),要在實(shí)際操作中慢慢研究體會(huì )。 在進(jìn)行高速電路設計時(shí),合理的接地設計是最有效的電磁兼容設計技術(shù)。據統計,90%的電磁兼容問(wèn)題是由于布線(xiàn)和接地不當造成的。好的布線(xiàn)和接地既能夠提高抗擾度,又能減小干擾發(fā)射,同時(shí)也有可能再成本較低的情況下解決許多電磁干擾問(wèn)題,所以在進(jìn)行高速電路的PCB板設計時(shí),合理的設計接地至關(guān)重要。
一般提倡電源和信號電流最好通過(guò)“接地層”返回,而且該層還可為轉換器、基準電壓源和其它子電路提供參考節點(diǎn)。但是,即便廣泛使用接地層也不能保證交流電路具有高質(zhì)量接地參考。
圖1所示為簡(jiǎn)單電路采用兩層印刷電路板制造,頂層上有一個(gè)交直流電流源,其一端連到過(guò)孔 1,另一端通過(guò)一條 U 形銅走線(xiàn)連到過(guò)孔 2。兩個(gè)過(guò)孔均穿過(guò)電路板并連到接地層。理想情況下,阻抗為 0,電流源上的電壓為 0 V。
這個(gè)簡(jiǎn)單的原理圖遠不能反映真實(shí)的情況,但了解電流如何在接地層中從過(guò)孔 1 流到過(guò)孔 2,將有助于我們看清實(shí)際問(wèn)題所在,并找到消除高頻布局接地噪聲的方法。
電感與電流環(huán)路的面積成比例,二者之間的關(guān)系可以用圖
2
所示的右手法則和磁場(chǎng)來(lái)說(shuō)明。環(huán)路之內,沿著(zhù)環(huán)路所有部分流動(dòng)的電流所產(chǎn)生的磁場(chǎng)相互增強。環(huán)路之外,不同部分所產(chǎn)生的磁場(chǎng)相互削弱。因此,磁場(chǎng)原則上被限制在環(huán)路以?xún)?。環(huán)路越大則電感越大,這意味著(zhù):對于給定的電流水平,它儲存的磁能更多,阻抗更高,因而將在給定頻率產(chǎn)生更大電壓。
圖2. 磁力線(xiàn)和感性環(huán)路
在圖中所示的簡(jiǎn)單例子中,面積最小的環(huán)路顯然是由
U 形頂部走線(xiàn)與其正下方的接地層部分所形成的環(huán)路。圖 3(左)則顯示了大多數交流電流在接地層中選取的路徑,它所圍成的面積最小,位于 U
形頂部導線(xiàn)正下方。實(shí)際應用中,接地層電阻會(huì )導致低中頻電流流向直接返回路徑與頂部導線(xiàn)正下方之間的某處(右圖)。不過(guò),即使頻率低至 1-2
MHz,返回路徑也是接近頂部走線(xiàn)的下方。
如何避免布局問(wèn)題?一旦了解電流在接地層中的返回路徑,就可以找出并糾正常見(jiàn)布局問(wèn)題。例如在圖4 中,路徑 A 被認定是關(guān)鍵路徑,應當保持最短,遠離數字線(xiàn)路,并且不得有過(guò)孔。路徑 B 不那么重要,但需要穿過(guò)路徑 A。通常是切開(kāi)路徑 A 下面的接地層,然后經(jīng)過(guò)兩個(gè)過(guò)孔并在路徑 A 下方布設路徑 B。
但結果令人遺憾,兩個(gè)信號的接地回路中均引入了電感,因為中斷的接地層使兩條環(huán)路的面積均變得更大。路徑
A 傳導高頻信號,因此接地層的開(kāi)口上將出現感應壓降。對于典型的 ECL或 TTL 信號,此壓降可能大于數百毫伏,足以嚴重影響 12 位、10
MHz 轉換器或 8 位、20-MHz 轉換器的性能。簡(jiǎn)單的補救方法是在接地層的切口上添加一根導線(xiàn),使環(huán)路面積保持較小。
電源干擾是另一個(gè)值得關(guān)注的問(wèn)題。電源線(xiàn)的特性阻抗必須盡可能低。為使此比值較小,需要使接地層始終位于電源線(xiàn)下方,以便降低電感并提高電容。有選擇地將旁路電容放在關(guān)鍵位置上,可以進(jìn)一步提高電容。如果只顧及到電容,例如將
0.1 μF 電容放在電源引腳上以降低其阻抗,則電感為 30 nH 的電源線(xiàn)在每次瞬變之后將具有大約 3MHz 的阻尼振蕩。